ミラープラトーとは？Vgsが平らになる理由と時間の計算｜MOSFET

そもそも「プラトー」「ミラー」って何？言葉の意味から

専門用語に踏み込む前に、まず単語の意味を整理しましょう。これだけで、用語への抵抗感が一気に消えます。

波形のどこに現れるか？

ミラープラトーは、ターンオン中とターンオフ中のVgs波形に現れます。具体的には、こんな感じです。

この「平らな区間」が数十〜数百ナノ秒続きます。短いように見えて、実はスイッチング動作全体の中でもっとも重要な時間なんです。

MOSFETのゲートには「3つのコンデンサ」が隠れている

ミラープラトーを理解するには、MOSFETの内部にある「3つの寄生コンデンサ」を知る必要があります。「寄生（きせい）」とは、設計者が意図して作ったわけじゃないけど、構造上どうしても存在してしまうもの、という意味です。

3つの寄生コンデンサ

データシートに書かれている容量との関係

データシートには「Ciss」「Coss」「Crss」という見慣れない記号が並んでいますが、これは3つの寄生容量の組み合わせを示したものです。

つまり、「Crss」と書かれている数値が、ミラー容量Cgdの値そのものです。データシート見るときに頭に入れておきましょう。

ミラー効果とは？｜シーソーで理解する「相手側を動かすしんどさ」

ここがこの記事の核心です。「ミラー効果」を一言で説明すると、こうです。

イメージしにくいので、シーソーで考えてみましょう。

シーソーで理解するミラー効果

MOSFETでこれをそのまま当てはめると、こうなります。

ミラープラトーが起きる仕組み｜ターンオンを5ステップで追う

それでは、ターンオンの過程を5ステップに分解して、ミラープラトーがどこでどうやって発生するかを順番に追っていきます。

ターンオフ時のミラープラトーは「逆再生」

ターンオフ時にも、同じようにミラープラトーが現れます。動きはターンオンの逆再生です。

ターンオフ時のミラープラトーも、原理は同じ。「Cgdの放電に時間がかかるから、Vgsの下降が一時停止する」と覚えておけばOKです。

なぜミラー期間で「スイッチング損失」が発生するのか

ミラープラトーがなぜ重要視されるのか？それは「この時間中にスイッチング損失が大量発生するから」です。

損失が発生する条件

MOSFETで損失（=発熱）が発生するのは、「電圧Vdsと電流Idが、両方とも大きい瞬間」です。式にすると単純で：

完全OFF時はId=0だから損失ゼロ。完全ON時はVds≈0だから損失わずか。問題はその中間（ミラー期間中）です。

データシートの「Qgd」とミラー期間の関係

データシートを開くと、「Qg」「Qgs」「Qgd」という記号が並んでいます。「Q」はCharge（電荷）の頭文字で、それぞれの容量に必要な電荷量を表しています。

ミラー期間の長さを計算する

ミラー期間（プラトーの長さ）は、Qgdと駆動電流の関係で決まります。

たとえば、Qgd = 10 nC、駆動電流 Ig = 1 A の場合：

つまり、Qgdが小さい部品を選ぶか、駆動電流Igを大きくする（=ゲート抵抗を小さくする）と、ミラー期間を短くできて損失が減ります。これが、ゲート抵抗の決め方とMOSFET選定の基本ロジックです。

まとめ｜ミラープラトーは「シーソーで相手側を持ち上げる時間」

ミラープラトーは、初めて見ると「なんでこんな謎の平坦部分があるんだ？」と戸惑う現象です。でも一度仕組みを理解してしまえば、データシートのQgdの数値や、ゲート抵抗の決め方など、すべての話がつながって見えてきます。

この記事のポイント

明日、設計レビューで「ミラー期間が長くて損失が大きい」と言われたら、「Qgdが大きい部品を使ってますか？それともゲート抵抗が大きすぎますか？」と返せれば、もう初心者ではありません。

次のステップは、データシートのもう一段深い読み方です。Qg・Qgs・Qgdの違いをさらに詳しく見ていけば、ゲート抵抗の最適値を自分で計算できるようになります。